

Лабораторна робота №2

Тема: Побудова принципової цифрової схеми та її моделювання в середовищі Active-HDL

Мета роботи: навчитися будувати принципові цифрові схеми з використанням примітивів стандартної бібліотеки середовища Active-HDL `lat_vhd` та моделювати розроблені схеми

Порядок виконання роботи

1. Відповідно до власного завдання на лабораторну роботу виконати мінімізацію заданої логічної функції.
2. Розглянути основні відомості про роботу з редактором блок-схем (розділ 5.5 “Робота з редактором блок-схем”).
3. Створити новий пустий проект Active-HDL (розділ 5 “Створення проекту”).
4. Створити в проекті новий файл редактора блок-схем (Block diagram) з назвою Diagram з Використання Майстра нового файла (розділ 5.2 “Використання Майстра нового файла – New Source File Wizard”) або за командою File→New→Block Diagram.
5. Активізувати вікно Symbols Toolbox та додати до проекту бібліотеку `lat_vhd` (розділ “5.5.2.1 Symbols Toolbox”).
6. Знайти в бібліотеці `lat_vhd` необхідні примітиви логічних елементів (I, АБО, НЕ та ін.), які необхідні для реалізації заданої логічної функції, нанести їх на схему та відповідним чином з’єднати (розділ 5.5.2 “Розміщення і редагування елементів”).
7. Нанести на схему вхідні та вихідні порти, якщо цього не було зроблено в Майстрові нового файла (зазначимо, що в даному випадку вхідними портами будуть аргументи логічної функції, що реалізується: $X1$, $X2$, $X3$, $X4$, а вихідними – значення функції: Y) (розділ “5.5.1 Розміщення і редагування портів”).

8. Скомпілювати створений об'єкт (меню Design\Compile або клавіша <F11>) (розділ 5.5.5 “Компіляція схемного файлу у програму на VHDL”).
9. Промодельовати створений об'єкт та перевірити правильність роботи схеми.
10. Підготувати до захисту звіт.

Зміст звіту

До звіту необхідно включити:

- а) назву та мету виконання лабораторної роботи;
- б) мінімізацію заданої логічної функції;
- в) зображення створеної блок-схеми;
- д) лістинг та аналіз HDL-файла створеної блок-схеми Diagram.vhd;
- е) часові діаграми створеного об'єкта та їх аналіз;
- ж) висновки.

Контрольні запитання

1. Що таке логічна функція? Які є форми подання логічних функцій?
2. Що таке мінімальна форма логічної функції? Яким чином виконується мінімізація логічних функцій?
3. Яким чином виконується підключення бібліотек в середовищі AHDL? Які мовні конструкції VHDL використовуються для підключення бібліотек?
4. Які бібліотеки доступні в AHDL за замовчуванням?
5. Що розуміють під компонентами в VHDL? Яким чином виконується опис, декларування та використання компонентів?
6. Що таке стимулятори та яке їх призначення? Перерахуйте стандартні стимулятори AHDL вікна **Stimulators** та опишіть кожен з них.

Завдання на лабораторну роботу №2

Для визначення власного варіанта логічної функції слід виконати такі дії: номер свого варіанта перевести в двійкову систему числення і записати його шість молодших розрядів в вигляді слова $\langle a_6 a_5 a_4 a_3 a_2 a_1 \rangle$, відповідні значення a_i поставити в таблицю і отримати таблицю істинності заданої функції. Наприклад, якщо номер варіанта 5 (000101), то $a_6=0$, $a_5=0$, $a_4=0$, $a_3=1$, $a_2=0$, $a_1=1$.

X_4	X_3	X_2	X_1	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	a_1
0	0	1	1	1
0	1	0	0	a_2
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	a_3
1	0	0	1	a_4
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	a_5
1	1	1	1	a_6